블로그
-
유기 인터포저 수요 높이는 SPHBM4 표준, 앞으로 PID가 병목된다
JEDEC(국제반도체표준협의기구)이 SPHBM4(Standard Package HBM4) 규격 제정을 추진하면서 향후 유기 인터포저 수요 증가세가 예상된다.
blog.naver.com · 2026.06.05
-
DDR5 10933 CUDIMM 메모리를 공개한 지스킬
앞서 소개했듯이 DDR5 메모리는 6400MT/s 부터는 JEDEC 표준으로 CUDIMM으로 변경해야 합니다.
blog.naver.com · 2026.06.04
-
2세대 CKD 칩을 선보인 램버스 - DDR5 9600MT/s 지원
그러나 JEDEC 표준에 따르면, DDR5 속도가 6,400 MT/s 이상으로 올라갈 경우 신호 안정성을 위해 클라이언트 메모리 모듈 내부에도 반드시 CKD(Clock Driver)
blog.naver.com · 2026.05.29
-
“AI 서버 구조 바뀐다"…HBM 다음은 SOCAMM이다
#인공지능 #메모리반도체 #AI칩 #AI서버 #서버 #젠슨황 #베라GPU #SOCAMM2 #SOCAMM #DDR5 #LPDDR #주도권경쟁 #GDDR #그래픽D램 #저전력D램 #JEDEC
blog.naver.com · 2026.04.20
-
삼성의 반격_HBM4로 시장을 뒤집다
이 숫자가 경이로운 이유는 국제 반도체 표준기구(JEDEC)가 정한 표준인 8Gbps를 무려 46%나 초과했기 때문입니다. 성능의 한계 돌파: 전 세.......
blog.naver.com · 2026.03.05
-
삼성전자, 세계 최초 업계 최고 성능 HBM4 양산 출하
삼성전자는 HBM4 개발 착수 단계부터 JEDEC 기준을 상회하는 성능 목표를 설정하고 개발을 추진해왔으며, 이번 제품에는 최선단 공정 1c D램(10나노급 6세대)을 선제적으로 도입해
blog.naver.com · 2026.02.12
-
HBM(고대역폭 메모리)
. # 고성능 DRAM을 여러 층으로 쌓아서 구축하는 방식으로 개발했으며,[1] 2010년 AMD와 SK하이닉스의 제안에 의해 2013년 10월 JEDEC 산업 표준 JESD235로
blog.naver.com · 2026.02.04
-
HBM(High Bandwidth Memory, 고대역 메모리, 高带宽内存)
여러개의 DRAM을 수직으로 쌓아올려 만든다. 2013년 10월에 HBM은 JEDEC(Joint Electron Device Engineering Council) 솔리드 기술협회에
blog.naver.com · 2026.01.01
-
SK하이닉스, 세계 최고 사양 ‘GDDR7’ D램 출시 "고성능 그래픽 메모리 기술 선도"
GDDR(Graphics DDR)은 국제반도체표준화기구(JEDEC)에서 규정한 그래픽 D램의 표준 규격 명칭으.......
blog.naver.com · 2024.07.30
-
SK하이닉스, EUV 활용 10나노급 4세대 D램 본격 양산
DDR은 JEDEC(국제반도체표준협의기구)에서 규정한 D램의 표준 규격 명칭으로, DDR1-2-3-4로 세대가 바뀜 반도체 업계는 10나노대 D램부터 세대별로 알파벳 기호를 붙여 호칭하고
blog.naver.com · 2021.08.24
