뉴스
- 반도체 미세화 한계, '3D 적층'으로 뚫었다…IBM, 0.7나노 시대 개막 전통적인 반도체 미세화 공정이 물리적 한계에 직면한 가운데, 완전히 새로운 3차원 트랜지스터 아키텍처인 '나노스택'을 통해 차세대 컴퓨팅을 위한 돌파구를 마련했다는 평가가 나온다.이
- 신성이엔지, 반도체 미세화 수혜 기대…후공정 클린룸도 성장동력-유안타 특히 후공정 분야에서도 클린룸 도입이 확산되면서 새로운 성장동력이 될 것으로 평가했다.권명준 유안타증권 연구원은 “반도체 미세화 확대로 반도체 장비 변화와 더불어 클린룸의 역할 및
- “삼전닉스 추격한다”…CXMT, D램 미세공정 한단계 도약 중국 반도체업체 창신메모리테크놀로지(CXMT)가 D램 제조의 미세화 수준을 11.95나노미터(㎚)까지 올렸다.
- “반도체 얼마나 작아질 수 있나” KAIST, 반도체 미세화 한계 예측 기술 구현 KAIST는 김용훈 전기 및 전자공학부 교수팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심 난관인 트랜지스터 미세화 한계를 분석·예측할 수 있는 기술을 개발했다고 14일
- 삼성전자 SAIT, AI 반도체 '초미세 배선 저항' 난제 풀 기술 구현 AI 반도체의 성능 경쟁이 치열해지면서 반도체 회로를 더욱 작고 촘촘하게 만드는 '미세화' 기술의 중요성은 더욱 중요해졌다.
- [해동 패키징 포럼]서민석 캠텍코리아 “하이브리드 본딩, 이제는 수율·신뢰성이 관건” 서민석 캠텍코리아 전무는 차세대 반도체 패키징 핵심 기술인 하이브리드 본딩이 단순 미세화 경쟁에서 벗어나 저온 공정과 정렬, 표면 제어, 신뢰성을 함께 확보하는 방향으로 발전하고 있다고
- AI 패권 좌우할 반도체 패키징 기술 총망라…해동 패키징 포럼 내달 20일 개최 기존 회로 미세화 한계를 극복할 방법론으로 급부상해서다. 첨단 반도체 패키징 기술 주도권을 쥐어야 AI 패권을 확보할 수 있게 됐다.
- HBM도 결국 D램…삼성이 3D 셀 구조 연구하는 이유 [서울=뉴스핌] 김정인 기자 = 삼성전자가 고대역폭메모리(HBM)와 서버용 D램 등 인공지능(AI)용 고부가 제품 경쟁력을 높이는 동시에, 기존 평면 D램의 미세화 한계를 넘어설 차세대
- 삼성, 3D 적층 트랜지스터 첫 구현…"GPU도 위아래 쌓는다" 삼성전자가 반도체 미세화 한계를 극복할 수 있는 차세대 3차원(3D) 적층 트랜지스터(3D Stacked FET) 기술을 업계 최초로 구현했다.
- 삼성전기, 동우화인켐과 유리기판 소재 합작사 설립…내년 하반기 가동 목표 특히 인공지능(AI) 서버, 고성능컴퓨팅(HPC) 등 고성능 반도체 패키지 크기가 커지고 회로 미세화 요구가 높아지면서, 유리기판은 차세대 패키지 기술의 '게임 체인저'로 주목받고
1 페이지
다음 →